Appunti · InformaticaIT · Maturità

Architettura dei computer (AC)

L'argomento studia come un elaboratore sia organizzato e funzioni: il modello logico-fisico di von Neumann, il modo in cui l'informazione viene codificata in binario, i mattoni logici (algebra di Boole e porte) con cui si costruiscono i circuiti, il ciclo con cui la CPU esegue le istruzioni e la gerarchia delle memorie che ne determina le prestazioni. È un nucleo fondante dell'informatica del triennio del Liceo Scientifico (opzione Scienze Applicate) e rientra a pieno titolo nell'Esame di Stato. Lo studente impara a collegare la rappresentazione binaria dell'informazione al funzionamento concreto dell'hardware e a valutare il ruolo dei diversi componenti nelle prestazioni del sistema.

5sezionica. 19min di lettura3competenzeLivelloBase 1 · Standard 3 · Approfondimento 1Verificato · 06/2026

T·0555 / 14

Profilo d’esame

Comprendere la struttura logica e fisica di un elaboratore e il modo in cui rappresenta ed elabora l'informazioneCollegare la codifica binaria dell'informazione al funzionamento dei circuiti logiciValutare il ruolo dei diversi componenti hardware nelle prestazioni del sistema

Operatori:spiegadescrivicalcolaconvertideterminaconfrontaanalizzaclassificaillustragiustifica

livello base

Si richiede la padronanza del modello di von Neumann, delle conversioni tra i sistemi di numerazione, delle porte logiche fondamentali con le rispettive tabelle di verità e del ciclo fetch-decode-execute, con la rappresentazione degli interi (anche in complemento a due) e dei caratteri.

livello avanzato

L'indirizzo del Liceo Scientifico (Scienze Applicate) approfondisce la rappresentazione in virgola mobile, la semplificazione di funzioni booleane con le leggi dell'algebra di Boole, il legame quantitativo tra gerarchia delle memorie, località dei riferimenti e prestazioni, e i cenni ai circuiti sequenziali.

Profondità

Schrift

Inhalt · 5 sezioni

Architettura dei computer (AC)

La macchina di von Neumann e i suoi componenti#

BasisOSA-informatica-AC-architetturaArchitettura di von Neumann (1945)

Schema a blocchi della macchina di von Neumann

Quasi tutti gli elaboratori odierni discendono dal modello logico proposto da John von Neumann nel 1945: una macchina universale a programma memorizzato, in cui i dati e le istruzioni del programma risiedono nella stessa memoria centrale e sono codificati allo stesso modo, in binario. È questa l'idea-chiave che rende il calcolatore «general purpose»: cambiando il programma in memoria, la stessa macchina svolge compiti diversi senza essere ricablata.

I componenti fondamentali sono quattro: l'unità centrale di elaborazione (CPU), la memoria centrale, i dispositivi di ingresso/uscita (I/O) e il sistema di interconnessione, ossia il bus. La CPU si articola a sua volta nell'unità di controllo (CU), che dirige il flusso delle operazioni, e nell'unità aritmetico-logica (ALU), che esegue i calcoli e i confronti; vi sono inoltre i registri, piccole celle di memoria velocissime interne alla CPU.

La memoria centrale (RAM) è organizzata come una sequenza di celle, ciascuna individuata da un indirizzo univoco; ogni cella contiene una parola di bit. La CPU vi accede in lettura e in scrittura attraverso il bus. Poiché istruzioni e dati condividono la stessa memoria e lo stesso canale, il flusso tra CPU e memoria diventa il punto critico delle prestazioni: è il cosiddetto «collo di bottiglia di von Neumann».

Il bus è il fascio di linee che collega i componenti e si distingue in tre parti: il bus dati, che trasporta l'informazione vera e propria; il bus indirizzi, che seleziona la cella di memoria o il dispositivo coinvolto; il bus di controllo, che porta i segnali di temporizzazione e comando (per esempio «leggi» o «scrivi»). L'ampiezza del bus indirizzi determina quante celle sono indirizzabili: con n linee si indirizzano 2^n celle distinte.

Va distinta l'organizzazione di von Neumann (memoria unica per dati e istruzioni) dall'architettura Harvard (memorie e bus separati per dati e istruzioni), citata come confronto: la seconda evita in parte il collo di bottiglia ma è meno flessibile, e si ritrova soprattutto nelle memorie cache interne e nei microcontrollori.

N = 2^{n}

Celle indirizzabili

Con n linee del bus indirizzi si possono distinguere N = 2^n indirizzi diversi, quindi N celle di memoria.

Esempio svolto

Capacità indirizzabile da un bus indirizzi

Un calcolatore ha un bus indirizzi a 20 linee e celle di memoria da 1 byte. Determina il numero di celle indirizzabili e la dimensione totale della memoria indirizzabile in KiB e MiB.

Imposta la relazione
Con n = 20 linee del bus indirizzi il numero di indirizzi distinti è N = 2^n.
Calcola le celle
2^20 = 1.048.576, quindi sono indirizzabili 1.048.576 celle, ciascuna da 1 byte.
Converti in KiB
1 KiB = 2^10 byte = 1024 byte, dunque 2^20 byte = 2^20 / 2^10 = 2^10 KiB = 1024 KiB.
Converti in MiB
1 MiB = 2^20 byte, perciò 2^20 byte = 1 MiB. La selezione della cella avviene tramite il bus indirizzi.

Risultato: 1.048.576 celle = 1.048.576 byte = 1024 KiB = 1 MiB; la cella è selezionata dal bus indirizzi.

Errori frequenti

Confondere la CU con la ALU: la prima coordina e decodifica le istruzioni, la seconda esegue le operazioni aritmetiche e logiche.
Dire che dati e istruzioni stanno in memorie diverse: nel modello di von Neumann condividono la stessa memoria centrale (è l'architettura Harvard a separarle).

Ripasso attivo

Un calcolatore dispone di un bus indirizzi a 20 linee e di celle di memoria da 1 byte. Determina il numero massimo di celle indirizzabili e la dimensione complessiva della memoria indirizzabile, esprimendola in kibibyte (KiB) e mebibyte (MiB). Descrivi inoltre quale bus interviene quando la CPU «sceglie» la cella da leggere.

Richiamo attivo

Ricorda i punti chiave — poi rivela.

Fonti: Indicazioni Nazionali per i Licei (DPR 89/2010, DM 211/2010) — Obiettivi Specifici di Apprendimento (Ministero dell'Istruzione e del Merito (MIM))

Rappresentazione e codifica dell'informazione#

StandardOSA-informatica-AC-architetturaCodifica binaria, complemento a due, standard di codifica dei caratteri (ASCII/Unicode)

Conversione e corrispondenza tra le basi (8 bit)

Nel calcolatore ogni informazione è codificata con due soli simboli, 0 e 1, ossia con cifre binarie (bit), perché i circuiti distinguono in modo affidabile due soli stati elettrici. Otto bit formano un byte. Il sistema binario è un sistema posizionale in base 2: il valore di una cifra dipende dalla sua posizione, esattamente come nel sistema decimale, ma le potenze di riferimento sono quelle di 2.

La conversione da binario a decimale si ottiene sommando le potenze di 2 corrispondenti alle posizioni dei bit posti a 1. Viceversa, da decimale a binario si procede con le divisioni successive per 2, leggendo i resti dal basso verso l'alto. I sistemi ottale (base 8) ed esadecimale (base 16) sono notazioni compatte del binario: una cifra esadecimale equivale esattamente a 4 bit, una ottale a 3 bit, il che rende immediata la conversione raggruppando i bit.

Per rappresentare gli interi con segno lo standard è la notazione in complemento a due su un numero fisso di bit: i numeri non negativi hanno la stessa scrittura binaria naturale, mentre l'opposto di un numero si ottiene invertendo tutti i bit e aggiungendo 1. Su k bit si rappresentano i valori interi da -2^(k-1) a 2^(k-1)-1; il vantaggio decisivo è che la sottrazione si riduce a un'addizione, semplificando i circuiti della ALU.

I numeri reali si rappresentano in virgola mobile (floating point, standard IEEE 754): un numero è scomposto in segno, mantissa ed esponente, secondo la forma x = (-1)^s · m · 2^e. Questa scelta consente un'ampia gamma di valori con un numero fisso di bit, ma introduce errori di arrotondamento, perché solo un sottoinsieme finito di numeri reali è rappresentabile esattamente.

Anche i dati non numerici sono ridotti a bit. I caratteri si codificano con tabelle standard: il codice ASCII su 7 bit (128 simboli, esteso a 8 bit per 256) e, oggi, Unicode con le sue codifiche (per esempio UTF-8), che assegna un codice univoco a decine di migliaia di caratteri di tutte le lingue. Le immagini raster si codificano per pixel (con la profondità di colore in bit per pixel); analogamente audio e video derivano da campionamento e quantizzazione.

(d_{n-1}\,d_{n-2}\,\dots\,d_1\,d_0)_2 = \sum_{i=0}^{n-1} d_i \cdot 2^{\,i}

Valore posizionale (binario)

Il valore decimale di un numero binario è la somma dei pesi 2^i delle posizioni in cui la cifra d_i vale 1.

-2^{\,k-1} \le x \le 2^{\,k-1}-1

Intervallo in complemento a due (k bit)

Su k bit la notazione in complemento a due rappresenta gli interi da -2^(k-1) a 2^(k-1)-1; per k = 8 si va da -128 a +127.

Esempio svolto

Da decimale a binario, a esadecimale e a complemento a due

Converti 156 in binario su 8 bit e in esadecimale; rappresenta poi -100 in complemento a due su 8 bit.

156 in binario
Divisioni successive per 2 (resti dal basso): 156 = 128+16+8+4, cioè 10011100. Verifica: 128+16+8+4 = 156.
156 in esadecimale
Raggruppo i bit a 4 a 4: 1001 = 9 e 1100 = C, quindi 156 = 9C in base 16.
+100 in binario su 8 bit
100 = 64+32+4 = 01100100.
-100 in complemento a due
Inverto i bit di 01100100 ottenendo 10011011, poi aggiungo 1: 10011011 + 1 = 10011100. Quindi -100 = 10011100.

Risultato: 156 = (10011100)_2 = (9C)_16; -100 = (10011100)_2 in complemento a due su 8 bit (osserva: la somma 01100100 + 10011100 dà 1 00000000, cioè 0 troncando il riporto).

Errori frequenti

Sbagliare l'ordine dei resti nelle divisioni successive: il numero binario si legge dall'ultimo resto (in alto) al primo (in basso).
Nel complemento a due, dimenticare di aggiungere 1 dopo aver invertito i bit, oppure non fissare il numero di bit (l'intervallo dipende da k).

Ripasso attivo

Converti il numero decimale 156 in binario su 8 bit e in esadecimale. Rappresenta poi il numero -100 in complemento a due su 8 bit e verifica il risultato sommandolo a +100 (la somma su 8 bit deve dare 0).

Richiamo attivo

Ricorda i punti chiave — poi rivela.

Fonti: Indicazioni Nazionali per i Licei (DPR 89/2010, DM 211/2010) — Obiettivi Specifici di Apprendimento (Ministero dell'Istruzione e del Merito (MIM))

Algebra di Boole, porte e circuiti logici#

StandardOSA-informatica-AC-architetturaAlgebra di Boole (George Boole, 1854) e porte logiche

Porte logiche fondamentali e tabelle di verità

L'algebra di Boole, formalizzata da George Boole nel 1854, opera su variabili che assumono solo due valori, 0 e 1 (falso e vero), ed è il linguaggio matematico con cui si progettano i circuiti digitali. Le tre operazioni fondamentali sono il prodotto logico AND (·), la somma logica OR (+) e la negazione NOT (la barra sopra la variabile). Da queste si derivano NAND, NOR e XOR.

Ogni operazione è definita da una tabella di verità, che elenca l'uscita per tutte le combinazioni degli ingressi. L'AND vale 1 solo quando entrambi gli ingressi valgono 1; l'OR vale 1 quando almeno un ingresso vale 1; il NOT inverte il valore. Con n ingressi le righe della tabella sono 2^n, perché tante sono le combinazioni possibili.

Le porte logiche sono i circuiti elettronici che realizzano fisicamente queste operazioni; combinandole si costruiscono i circuiti combinatori, in cui l'uscita dipende solo dagli ingressi presenti in quell'istante (per esempio sommatori e multiplexer). Si distinguono dai circuiti sequenziali, in cui l'uscita dipende anche dallo stato precedente grazie a elementi di memoria (i flip-flop): è da questi cenni che nascono i registri.

Le leggi dell'algebra di Boole permettono di semplificare le espressioni e quindi i circuiti: valgono commutativa, associativa e distributiva, gli elementi neutri e assorbenti, l'idempotenza, e soprattutto le leggi di De Morgan, secondo cui la negazione di un prodotto è la somma delle negazioni e viceversa. Semplificare un'espressione significa usare meno porte, riducendo costo, consumo e ritardo del circuito.

Una funzione logica si può descrivere in tre modi equivalenti — tabella di verità, espressione booleana, schema con le porte — e si può sempre passare dall'uno all'altro. Questa equivalenza è il ponte concettuale tra la codifica binaria dell'informazione (la sezione precedente) e l'hardware che la elabora: i bit dei dati diventano i livelli logici in ingresso alle porte.

\overline{A \cdot B} = \overline{A} + \overline{B} \qquad \overline{A + B} = \overline{A} \cdot \overline{B}

Leggi di De Morgan

La negazione di un prodotto logico è la somma delle negazioni; la negazione di una somma logica è il prodotto delle negazioni.

R = 2^{\,n}

Righe di una tabella di verità

Una funzione con n ingressi binari ha 2^n combinazioni possibili, quindi 2^n righe nella tabella di verità.

Esempio svolto

Tabella di verità e semplificazione di una funzione

Costruisci la tabella di verità di F(A,B) = (A AND B) OR (NOT A) e stabilisci se la funzione si può semplificare.

Numero di righe
Gli ingressi sono 2, quindi le righe sono 2^2 = 4.
Riga per riga
A=0,B=0: NOT A=1 → F=1. A=0,B=1: NOT A=1 → F=1. A=1,B=0: A·B=0, NOT A=0 → F=0. A=1,B=1: A·B=1 → F=1.
Osserva il risultato
F vale 0 solo quando A=1 e B=0; vale 1 negli altri tre casi.
Semplifica
Per la proprietà di assorbimento (A·B)+(NOT A) = B + (NOT A), perché (NOT A) copre già A=0 e l'unico caso con A=1 che dà 1 è B=1. La tabella di B + (NOT A) coincide con quella trovata.

Risultato: F = (A AND B) OR (NOT A) si semplifica in F = B OR (NOT A); vale 0 solo per A=1, B=0.

Errori frequenti

Confondere l'OR logico con l'OR esclusivo (XOR): l'OR vale 1 anche quando entrambi gli ingressi sono 1, lo XOR no.
Applicare male De Morgan dimenticando di negare i singoli termini: la negazione di (A·B) è (NOT A)+(NOT B), non (NOT A)·(NOT B).

Ripasso attivo

Data la funzione F(A,B) = (A AND B) OR (NOT A), costruisci la tabella di verità completa (4 righe) e disegna lo schema con le porte AND, OR e NOT. Stabilisci poi se la funzione si può semplificare e giustifica la risposta.

Richiamo attivo

Ricorda i punti chiave — poi rivela.

Fonti: Indicazioni Nazionali per i Licei (DPR 89/2010, DM 211/2010) — Obiettivi Specifici di Apprendimento (Ministero dell'Istruzione e del Merito (MIM))

Il ciclo di esecuzione delle istruzioni (CPU)#

StandardOSA-informatica-AC-architetturaFunzionamento della CPU: ciclo fetch-decode-execute, registri, unità di controllo e ALU

Il ciclo fetch-decode-execute

La CPU esegue i programmi ripetendo, per ogni istruzione, un ciclo elementare detto fetch-decode-execute (preleva, decodifica, esegui). Questo ciclo è scandito dal clock, il segnale periodico che sincronizza tutte le operazioni: a ogni colpo di clock la macchina avanza di un passo, e la frequenza del clock (in hertz) misura quanti cicli al secondo la CPU può compiere.

Nella fase di fetch l'unità di controllo legge dalla memoria l'istruzione il cui indirizzo è contenuto nel Program Counter (PC), un registro speciale che punta alla prossima istruzione; l'istruzione viene caricata nel registro istruzione (IR) e il PC viene incrementato. Nella fase di decode la CU interpreta i bit dell'istruzione, riconoscendo l'operazione da svolgere e gli operandi coinvolti.

Nella fase di execute interviene la ALU (per le operazioni aritmetico-logiche) oppure si accede alla memoria o ai registri, e il risultato viene memorizzato. Tra i registri di lavoro vi sono gli accumulatori e i registri generali; il registro di stato (o dei flag) conserva informazioni sull'ultimo risultato, come il segno o l'eventuale riporto, usate dalle istruzioni di salto condizionato.

Il tempo di esecuzione di un programma dipende da quante istruzioni esegue, da quanti cicli di clock richiede ciascuna istruzione (CPI, cicli per istruzione) e dalla durata di un ciclo, pari al reciproco della frequenza. Aumentare la frequenza accelera l'esecuzione, ma incontra limiti fisici (calore, consumo); per questo si ricorre al parallelismo, come la pipeline e i processori multi-core (cenni).

Il linguaggio macchina è l'insieme delle istruzioni che la CPU comprende direttamente, codificate in binario; il linguaggio assembly ne è la versione simbolica leggibile. Comprendere il ciclo fetch-decode-execute spiega perché un programma scritto in un linguaggio ad alto livello deve essere tradotto in istruzioni elementari che la macchina possa eseguire un passo per volta.

T_{ciclo} = \frac{1}{f}

Durata di un ciclo di clock

La durata di un ciclo è il reciproco della frequenza di clock f; per f = 2 GHz = 2 000 000 000 Hz si ha T = 0.5 ns.

T_{CPU} = N_{istr} \cdot \text{CPI} \cdot T_{ciclo} = \frac{N_{istr} \cdot \text{CPI}}{f}

Tempo di esecuzione

Il tempo della CPU è il numero di istruzioni per i cicli medi per istruzione (CPI) per la durata di un ciclo.

Esempio svolto

Tempo di esecuzione di un programma

Una CPU a 2 GHz esegue 6 milioni di istruzioni con CPI medio 4. Calcola la durata di un ciclo e il tempo di esecuzione in millisecondi.

Durata del ciclo
T_ciclo = 1/f = 1 / (2·10^9 Hz) = 0.5·10^-9 s = 0.5 ns.
Cicli totali
Cicli = N_istr · CPI = 6·10^6 · 4 = 24·10^6 = 2.4·10^7 cicli.
Tempo di esecuzione
T_CPU = cicli · T_ciclo = 2.4·10^7 · 0.5·10^-9 s = 1.2·10^-2 s.
Converti in millisecondi
1.2·10^-2 s = 12·10^-3 s = 12 ms.

Risultato: Durata del ciclo = 0.5 ns; tempo di esecuzione = 1.2·10^-2 s = 12 ms.

Errori frequenti

Pensare che a ogni colpo di clock venga eseguita un'intera istruzione: in generale un'istruzione richiede più cicli (CPI > 1).
Confondere il Program Counter (indirizzo della prossima istruzione) con il registro istruzione (che contiene l'istruzione corrente).

Ripasso attivo

Una CPU ha frequenza di clock di 2 GHz. Un programma esegue 6 milioni di istruzioni con un valore medio di CPI pari a 4. Determina la durata di un ciclo di clock e il tempo di esecuzione del programma, esprimendolo in millisecondi.

Richiamo attivo

Ricorda i punti chiave — poi rivela.

Fonti: Indicazioni Nazionali per i Licei (DPR 89/2010, DM 211/2010) — Obiettivi Specifici di Apprendimento (Ministero dell'Istruzione e del Merito (MIM))

La gerarchia delle memorie#

VertiefungOSA-informatica-AC-architetturaGerarchia delle memorie: registri, cache, RAM, memorie di massa; cenni alle prestazioni

La piramide della gerarchia delle memorie

Nessuna tecnologia di memoria è insieme velocissima, capiente ed economica: per questo l'elaboratore organizza la memoria in una gerarchia a livelli. Salendo verso la CPU le memorie diventano più veloci ma più piccole e costose per bit; scendendo diventano più lente ma più capienti ed economiche. I livelli, dal più veloce al più lento, sono: registri, memoria cache (L1, L2, L3), memoria centrale (RAM), memorie di massa (SSD, dischi) e supporti di archiviazione.

La memoria centrale (RAM) è volatile: perde il contenuto allo spegnimento e contiene programmi e dati in esecuzione. Le memorie di massa sono permanenti (non volatili) e conservano i dati anche senza alimentazione, ma il loro tempo di accesso è di ordini di grandezza maggiore. La cache è una memoria piccola e rapidissima che conserva copie dei dati usati più di recente, riducendo il numero di accessi lenti alla RAM.

La gerarchia funziona grazie al principio di località dei riferimenti: i programmi tendono ad accedere ripetutamente agli stessi dati (località temporale) e a dati vicini tra loro (località spaziale). Mantenendo nei livelli veloci i dati più probabili, la maggior parte degli accessi viene servita dalla cache: la frazione di successi si chiama hit rate, quella di insuccessi miss rate.

Le prestazioni si valutano con il tempo medio di accesso, che combina il tempo del livello veloce e la penalità da pagare quando il dato non c'è. Con hit rate h, tempo della cache T_cache e tempo della RAM T_RAM, il tempo medio è T_medio = h · T_cache + (1-h) · T_RAM: anche un hit rate elevato è decisivo, perché gli accessi mancati costano molto.

Questa organizzazione spiega perché le prestazioni di un sistema non dipendono solo dalla frequenza della CPU, ma dall'intera catena di accesso ai dati: una CPU veloce affamata di dati resta in attesa se la memoria non li fornisce in tempo. È il punto in cui le tre sezioni precedenti (codifica, logica, ciclo della CPU) si saldano nella valutazione complessiva delle prestazioni dell'elaboratore.

T_{medio} = h \cdot T_{cache} + (1-h)\cdot T_{RAM}

Tempo medio di accesso (due livelli)

Il tempo medio combina il tempo della cache (peso h, hit rate) e quello della RAM (peso 1-h, miss rate).

Esempio svolto

Tempo medio di accesso al variare dell'hit rate

Cache con tempo 2 ns, RAM con tempo 80 ns. Calcola il tempo medio di accesso con hit rate 95% e con hit rate 90%.

Imposta i dati
T_cache = 2 ns, T_RAM = 80 ns. Caso A: h = 0.95; caso B: h = 0.90.
Caso A (h = 0.95)
T = 0.95·2 + 0.05·80 = 1.9 + 4.0 = 5.9 ns.
Caso B (h = 0.90)
T = 0.90·2 + 0.10·80 = 1.8 + 8.0 = 9.8 ns.
Commenta
Passando da h = 0.95 a h = 0.90 il tempo medio sale da 5.9 a 9.8 ns (+66%): poche mancanze in più pesano molto, perché ogni miss costa 80 ns. Una buona località dei riferimenti, che alza l'hit rate, è quindi decisiva.

Risultato: Con h = 95% il tempo medio è 5.9 ns; con h = 90% sale a 9.8 ns: l'effetto della località dei riferimenti sulle prestazioni è notevole.

Errori frequenti

Credere che la RAM sia permanente: la RAM è volatile, mentre SSD e dischi conservano i dati allo spegnimento.
Pensare che la cache aumenti la capacità totale: la cache migliora la velocità media di accesso, non lo spazio disponibile.

Ripasso attivo

Un sistema ha una cache con tempo di accesso di 2 ns e una RAM con tempo di accesso di 80 ns. Se l'hit rate della cache è del 95%, calcola il tempo medio di accesso alla memoria e confrontalo con il caso in cui l'hit rate scenda al 90%, commentando l'effetto della località dei riferimenti.

Richiamo attivo

Ricorda i punti chiave — poi rivela.

Fonti: Indicazioni Nazionali per i Licei (DPR 89/2010, DM 211/2010) — Obiettivi Specifici di Apprendimento (Ministero dell'Istruzione e del Merito (MIM))

Riferimenti e fonti

Fonti

Ministero dell'Istruzione e del Merito (MIM)

Indicazioni Nazionali per i Licei (DPR 89/2010, DM 211/2010) — Obiettivi Specifici di Apprendimento

Architettura dei computer (AC)

Punti chiave

Capacità indirizzabile da un bus indirizzi

Punti chiave

Da decimale a binario, a esadecimale e a complemento a due

Punti chiave

Tabella di verità e semplificazione di una funzione

Punti chiave

Tempo di esecuzione di un programma

Punti chiave

Tempo medio di accesso al variare dell'hit rate

Fonti

Architettura dei computer (AC)

Punti chiave

Capacità indirizzabile da un bus indirizzi

Punti chiave

Da decimale a binario, a esadecimale e a complemento a due

Punti chiave

Tabella di verità e semplificazione di una funzione

Punti chiave

Tempo di esecuzione di un programma

Punti chiave

Tempo medio di accesso al variare dell'hit rate

Fonti