Architettura dei computer (AC)

Approfondimento

L'idea del programma memorizzato ha una radice teorica precisa: la macchina universale di Turing (1936), capace di simulare qualunque altra macchina leggendone la descrizione come un dato — von Neumann la traduce in ingegneria trattando le istruzioni come numeri in memoria. Che il codice sia dato al pari dei dati ha conseguenze profonde e ambivalenti: rende possibili i compilatori e gli interpreti (programmi che manipolano programmi), il caricamento dinamico e perfino il codice auto-modificante, ma apre anche la porta agli attacchi di iniezione di codice, in cui dati malevoli vengono fatti eseguire come istruzioni. Il confine fra hardware e software è fissato dall'architettura del set di istruzioni (ISA, Instruction Set Architecture): l'insieme delle istruzioni macchina, dei registri e delle modalità di indirizzamento che la CPU espone; è il «contratto» rispetto al quale i compilatori generano codice, ed è il motivo per cui lo stesso sorgente va ricompilato per architetture diverse. Le ISA si dividono storicamente in CISC (poche istruzioni complesse e potenti, come nella famiglia x86) e RISC (molte istruzioni semplici, regolari ed eseguibili idealmente in un ciclo, come ARM), due filosofie con compromessi diversi fra complessità del circuito e prestazioni. Il «collo di bottiglia di von Neumann» — l'unico canale condiviso fra CPU e memoria — resta il limite di fondo che cache, pipeline e, in parte, l'architettura Harvard cercano di attenuare senza rinunciare alla flessibilità del programma memorizzato.

Approfondimento

Vale la pena vedere l'aritmetica binaria all'opera. La somma di due bit segue le regole «0+0=0, 0+1=1, 1+1=10» (0 con riporto 1), e si procede colonna per colonna propagando il riporto, esattamente come in decimale. Il complemento a due rende la sottrazione un'addizione: «A − B» si calcola come «A + (complemento a due di B)», scartando l'eventuale riporto oltre il k-esimo bit. L'overflow (traboccamento) in complemento a due si riconosce con una regola netta: si verifica quando il riporto entrante nel bit di segno è diverso dal riporto uscente da esso, segno che il risultato è uscito dall'intervallo rappresentabile «[−2^(k−1), 2^(k−1)−1]». Per i reali, lo standard IEEE 754 in singola precisione impiega 32 bit così ripartiti: 1 bit di segno, 8 di esponente (memorizzato con polarizzazione, bias 127) e 23 di mantissa; il valore è «(−1)^s · 1,m · 2^(e−127)». Poiché la mantissa è finita, solo le frazioni con denominatore potenza di 2 sono esatte: «0,1» in binario è periodico e va arrotondato, ragione per cui «0,1 + 0,2» non dà esattamente «0,3» — tema centrale del calcolo numerico. Sul piano concettuale un bit misura la scelta fra due alternative equiprobabili, e per distinguere N alternative servono «⌈log₂ N⌉» bit: è la radice del legame profondo fra quantità di informazione e logaritmo in base 2.

Approfondimento

Ogni funzione booleana ammette una forma canonica ricavabile direttamente dalla tabella di verità: la somma di prodotti (SoP), che somma un mintermine per ciascuna riga con uscita 1, e il duale prodotto di somme (PoS). Queste forme sono sistematiche ma non minime; per ottenere il circuito con meno porte si applica la minimizzazione, che a mano si esegue con le mappe di Karnaugh — griglie in cui celle adiacenti differiscono per un solo bit (codice Gray), sicché raggruppando le caselle a 1 in blocchi di potenze di 2 si eliminano le variabili che cambiano. Un risultato notevole è la completezza funzionale: la sola porta NAND (o la sola NOR) basta a costruire qualunque funzione logica — NOT, AND e OR si ottengono tutti da NAND — ed è per questo che molti circuiti reali usano porte di un solo tipo. Combinando le porte si costruiscono i mattoni dell'aritmetica: il semisommatore (half adder), formato da uno XOR (che dà la somma) e un AND (che dà il riporto), somma due bit; il sommatore completo (full adder) aggiunge il riporto entrante e, incatenato bit dopo bit, produce il sommatore a n bit che vive dentro la ALU. Così l'algebra astratta di Boole diventa il circuito fisico che esegue la «1+1» del calcolatore, saldando la codifica binaria dell'informazione all'hardware che la elabora.

Approfondimento

Il ciclo fetch-decode-execute, se eseguito una istruzione per volta, lascia inattive le unità non coinvolte in ciascuna fase. La pipeline (catena di montaggio) rimedia sovrapponendo le fasi di istruzioni consecutive: mentre una istruzione è in execute, la successiva è in decode e una terza in fetch. Con k stadi, a regime, si completa idealmente un'istruzione per ciclo, con un guadagno fino a k volte; il vantaggio è però eroso dai conflitti (hazard): un salto condizionato rende incerta la prossima istruzione da prelevare, e finché la condizione non è risolta la pipeline potrebbe aver caricato istruzioni sbagliate, da qui la predizione dei salti e l'eventuale svuotamento. La legge fondamentale delle prestazioni resta «tempo = numero di istruzioni × CPI × durata del ciclo»: si può intervenire su uno qualunque dei tre fattori (un compilatore che riduce le istruzioni, un'architettura che abbassa il CPI, una tecnologia che alza la frequenza), ma la legge di Amdahl ricorda che accelerare solo una parte del calcolo produce un guadagno complessivo limitato dalla parte non accelerata. Un meccanismo essenziale che spezza il flusso lineare del ciclo è l'interruzione (interrupt): un dispositivo che richiede attenzione invia un segnale che sospende l'istruzione corrente, ne salva lo stato, esegue una routine di servizio e poi riprende — è il modo in cui la CPU dialoga con l'I/O senza consumarsi in un'attesa attiva (busy waiting), argomento che riprenderemo con i sistemi operativi.

Approfondimento

La cache non trasferisce singoli byte ma blocchi (linee) di celle contigue: caricando l'intorno del dato richiesto sfrutta la località spaziale, così che il prossimo accesso a una cella vicina sarà un successo. Come una linea si colloca in cache dipende dalla mappatura: diretta (ogni blocco ha un'unica posizione possibile: veloce ma soggetta a collisioni), completamente associativa (ovunque: flessibile ma costosa) o associativa a insiemi (il compromesso usato in pratica); quando la cache è piena, una politica di rimpiazzo — tipicamente LRU, che scarta il blocco usato meno di recente — decide chi sacrificare. Con più livelli il tempo medio di accesso si calcola in modo ricorsivo: un miss in L1 paga il tempo di L2, un miss in L2 il tempo della RAM, cosicché «T_medio = T_L1 + miss_L1 · (T_L2 + miss_L2 · T_RAM)». La stessa idea di gerarchia si estende oltre la RAM con la memoria virtuale: il sistema operativo assegna a ciascun processo uno spazio di indirizzi ampio e continuo, suddiviso in pagine, mappandole sulla RAM e, quando questa non basta, su disco (paginazione, swap); una tabella delle pagine traduce gli indirizzi virtuali in fisici, con l'aiuto di una cache dedicata alle traduzioni (TLB). Tutto ciò affronta il «memory wall», il divario crescente fra la velocità delle CPU e quella delle memorie, che rende la catena di accesso ai dati — e non il solo valore del clock — il vero fattore delle prestazioni reali di un sistema.